Тэг: адпаведнасць малюнка

 
+

Архітэктура VLSI малой магутнасці на аснове алгарытму для адсочвання руху відэа аб'ектаў 2d-Mesh

Новая архітэктура VLSI для аб'екта відэа (ГЛАС) адсочванне руху выкарыстоўвае новую іерархічную адаптыўную тапалогію структураванай сеткі. Структураваная сетка прапануе значнае скарачэнне колькасці бітаў, якія апісваюць тапалогію сеткі. Рух сеткаватых вузлоў уяўляе дэфармацыю VO. Кампенсацыя руху выконваецца з дапамогай множання вольнага алгарытму аффинного пераўтварэння, што значна зніжае складанасць дэкодэра архітэктуры. Конвейеризация аффинное прылада спрыяе значнай эканоміі электраэнергіі. Архітэктура руху адсочвання VO заснавана на новым алгарытме. Яна складаецца з двух асноўных частак: блок-руху ацэнка аб'екта відэададзеных (VOME) і блок кампенсацыі руху аб'екта відэададзеных (VOMC). VOME апрацоўвае два паслядоўных кадры, каб стварыць іерархічную адаптыўную структураванай сетку і вектары руху вузлоў сеткі. Ён рэалізуе паралельныя ўзгаднення блокаў адзінак рухаў-ацэнку для аптымізацыі затрымкі. VOMC апрацоўвае апорны кадр, сеткавыя вузлы і вектары руху для прагназавання відэакадра. Ён рэалізуе паралельныя ніткі, у якіх кожная нітка рэалізуе канвеерны ланцужок маштабуюцца афінных адзінак. Гэты алгарытм кампенсацыі руху дазваляе выкарыстоўваць адзін просты блок сновального для адлюстравання іерархічнай структуры. Аффинная блок перакосы тэкстуры патча на любым узроўні іерархічнай сеткі незалежна адзін ад аднаго. Працэсар выкарыстоўвае блок памяці серыялізацыі, які забяспечвае інтэрфейс памяці для паралельных блокаў. Архітэктура была прататып з выкарыстаннем метадалогіі праектавання маламагутнай зверху ўніз. Аналіз эфектыўнасці паказвае, што гэты працэсар можа быць выкарыстаны ў онлайн аб'ектна-арыентаваных відэа прыкладанняў, такіх як MPEG-4 і VRML

Уэль Бадаві і Мэгі Баюмі, «Архітэктура VLSI малой магутнасці на аснове алгарытму для адсочвання руху відэа аб'ектаў 2d-Mesh,»Стандарт IEEE Transaction на схемы і сістэмах для відэа тэхналогіі, Вып. 12, няма. 4, красавік 2002, стар. 227-237

+

Афінны алгарытм і архітэктура SIMD для сціску відэа з праграмамі з нізкім бітрэйтам

У гэтым артыкуле прадстаўлены новы афінны алгарытм і архітэктура SIMD для сціску відэа з праграмамі з нізкім бітрэйтам. Прапанаваны алгарытм выкарыстоўваецца для ацэнкі руху на аснове сеткі і называецца алгарытм супастаўлення квадратаў на аснове сеткі (МБ-СМА). MB-SMA - гэта спрошчаная версія алгарытму шасцікутнага супастаўлення [1]. У гэтым алгарытме, прамавугольная трохкутная сетка выкарыстоўваецца, каб скарыстацца алгарытмам без множання, прадстаўленым у [2] для вылічэння афінных параметраў. Прапанаваны алгарытм мае больш нізкія вылічальныя выдаткі, чым алгарытм шасцікутнага ўзгаднення, у той час як ён стварае амаль аднолькавае пікавае стаўленне сігнал/шум (ПСНР) каштоўнасці. MB-SMA пераўзыходзіць звычайна выкарыстоўваюцца алгарытмы ацэнкі руху з пункту гледжання вылічальных выдаткаў, эфектыўнасць і якасць відэа (г.зн., ПСНР). MB-SMA рэалізаваны з выкарыстаннем архітэктуры SIMD, у якую вялікая колькасць элементаў апрацоўкі ўбудавана з блокамі SRAM для выкарыстання вялікай прапускной здольнасці ўнутранай памяці. Прапанаваная архітэктура патрэб 26.9 мс для апрацоўкі аднаго відэакадра CIF. Таму, ён можа апрацоўваць 37 Кадры/с CIF. Прапанаваная архітэктура была створана прататыпам Тайваньскай кампаніі па вытворчасці паўправаднікоў (TSMC) 0.18-Тэхналогія мкм CMOS і ўбудаваныя SRAM былі створаны з дапамогай кампілятара памяці Virage Logic.

Апублікавана ў:

Схемы і сістэмы для відэатэхналогіі, IEEE транзакцыі на (Аб'ём:16 , Выпуск: 4 )

Вярнуцца да поўнага спісу Рэцэнзаваныя часопісы

Махамед Саід , Уоел Бадои, “Афінны алгарытм і архітэктура SIMD для сціску відэа з праграмамі з нізкім бітрэйтам“, Транзакцыі IEEE па схемах і сістэмах для відэатэхналогій, Вып. 16, Выпуск 4, стар. 457-471, красавік 2006. Анатацыя