Etiqueta: coincidència d'imatges
Arquitectura VLSI de baixa potència basada en algorisme per al seguiment de moviment d'objectes de vídeo de malla 2d
La nova arquitectura VLSI per a objectes de vídeo (VO) El seguiment del moviment utilitza una nova topologia de malla estructurada adaptativa jeràrquica. La malla estructurada ofereix una reducció significativa del nombre de bits que descriuen la topologia de la malla. El moviment dels nodes de la malla representa la deformació del VO. La compensació de moviment es realitza mitjançant un algorisme lliure de multiplicació per a la transformació afí, reduint significativament la complexitat de l'arquitectura del descodificador. La canalització de la unitat afina aporta un estalvi d'energia considerable. L'arquitectura de seguiment de moviment VO es basa en un nou algorisme. Consta de dues parts principals: una unitat d'estimació de moviment d'objectes de vídeo (VOME) i una unitat de compensació de moviment d'objectes de vídeo (VOMC). El VOME processa dos fotogrames conseqüents per generar una malla estructurada adaptativa jeràrquica i els vectors de moviment dels nodes de la malla.. Implementa unitats d'estimació de moviment de coincidència de blocs paral·lels per optimitzar la latència. El VOMC processa un marc de referència, nodes de malla i vectors de moviment per predir un fotograma de vídeo. Implementa fils paral·lels en què cada fil implementa una cadena canalitzada d'unitats afins escalables. Aquest algorisme de compensació de moviment permet l'ús d'una unitat de deformació senzilla per mapejar una estructura jeràrquica. La unitat afina deforma la textura d'un pegat a qualsevol nivell de malla jeràrquica de manera independent. El processador utilitza una unitat de serialització de memòria, que connecta la memòria amb les unitats paral·leles. L'arquitectura s'ha prototipat utilitzant una metodologia de disseny de baix consum de dalt a baix. L'anàlisi del rendiment mostra que aquest processador es pot utilitzar en aplicacions de vídeo basades en objectes en línia com MPEG-4 i VRML
Wael Badawy i Magdy Bayoumi, “Arquitectura VLSI de baixa potència basada en algorisme per al seguiment de moviment d'objectes de vídeo de malla 2d,” La transacció IEEE sobre circuits i sistemes per a tecnologia de vídeo, Vol. 12, No. 4, Abril 2002, pp. 227-237
Un algorisme afí i una arquitectura SIMD per a la compressió de vídeo amb aplicacions de baixa velocitat de bits
Aquest article presenta un nou algorisme basat en afins i una arquitectura SIMD per a la compressió de vídeo amb aplicacions de baixa velocitat de bits. L'algorisme proposat s'utilitza per a l'estimació del moviment basada en malla i s'anomena algorisme de concordança de quadrats basat en malla (MB-SMA). El MB-SMA és una versió simplificada de l'algorisme de concordança hexagonal [1]. En aquest algorisme, La malla triangular en angle recte s'utilitza per beneficiar-se d'un algorisme lliure de multiplicació presentat a [2] per calcular els paràmetres afins. L'algorisme proposat té un cost computacional més baix que l'algoritme de concordança hexagonal, mentre que produeix gairebé la mateixa relació màxima senyal/soroll. (PSNR) valors. El MB-SMA supera els algorismes d'estimació de moviment utilitzats habitualment en termes de cost computacional, eficiència i qualitat de vídeo (és a dir, PSNR). El MB-SMA s'implementa mitjançant una arquitectura SIMD en la qual s'han incrustat un gran nombre d'elements de processament amb blocs SRAM per utilitzar l'ample de banda de la memòria interna.. Les necessitats arquitectòniques proposades 26.9 ms per processar un fotograma de vídeo CIF. Per tant, es pot processar 37 fotogrames CIF/s. L'arquitectura proposada s'ha fet un prototip mitjançant Taiwan Semiconductor Manufacturing Company (TSMC) 0.18-La tecnologia CMOS de μm i les SRAM incrustades s'han generat mitjançant el compilador de memòria Virage Logic.
Publicat a:
Circuits i Sistemes per a Tecnologia de Vídeo, Transaccions IEEE activades (Volum:16 , Assumpte: 4 )
- Pàgina(s):
- 457 – 471
- ISSN :
- 1051-8215
- Número d'adhesió a INSPEC:
- 8891917
- DOI:
- 10.1109/TCSVT.2006.872780
- Data de publicació :
- Abril 2006
- Data de la versió actual :
- 01 maig 2006
- Data d'emissió :
- Abril 2006
- Patrocinat per :
- Societat de circuits i sistemes IEEE
- Editor:
- IEEE
Tornar a una llista completa de Articles de revistes revisades per parells
Mohammed Sayed , Wael Badawy, “Un algorisme afí i una arquitectura SIMD per a la compressió de vídeo amb aplicacions de baixa velocitat de bits“, Transaccions IEEE sobre circuits i sistemes per a tecnologia de vídeo, Vol. 16, Assumpte 4, pp. 457-471, Abril 2006. Resum