badawy@waelbadawy.com: irudien parekatzea
Algoritmoetan oinarritutako potentzia baxuko VLSI arkitektura 2d-sareko bideo objektuen mugimenduaren jarraipena egiteko
Bideo objektuentzako VLSI arkitektura berria (VO) mugimenduaren jarraipenak sare egituratu moldagarri hierarkikoko topologia berri bat erabiltzen du. Egituratutako sareak sarearen topologia deskribatzen duen bit kopuruaren murrizketa nabarmena eskaintzen du. Sare-nodoen higidurak VOren deformazioa adierazten du. Mugimenduaren konpentsazioa biderketarik gabeko algoritmo bat erabiliz egiten da transformazio afinerako, deskodetzaileen arkitekturaren konplexutasuna nabarmen murriztuz. Unitate afina kanalizatzeak energia aurrezteko nabarmena dakar. VO mugimenduaren jarraipenaren arkitektura algoritmo berri batean oinarritzen da. Bi zati nagusiz osatuta dago: bideo-objektuaren mugimendua estimatzeko unitatea (VOME) eta bideo-objektuaren mugimendu-konpentsazio-unitatea (VOMC). VOMEk ondorengo bi fotograma prozesatzen ditu sare egituratu moldagarri hierarkiko bat eta sareko nodoen mugimendu-bektoreak sortzeko.. Bloke paraleloak bat datozen mugimendu-estimazio unitateak ezartzen ditu latentzia optimizatzeko. VOMCk erreferentzia-marko bat prozesatzen du, sare-nodoak eta mugimendu-bektoreak bideo-markoa iragartzeko. Hari paraleloak inplementatzen ditu eta horietan hari bakoitzak unitate afin eskalagarriz osatutako kate kanalizatu bat inplementatzen du. Mugimendu-konpentsazio-algoritmo honek deformazio-unitate soil bat erabiltzea ahalbidetzen du egitura hierarkiko bat mapatzeko.. Unitate afinak adabaki baten testura okertzen du sare hierarkikoaren edozein mailatan modu independentean. Prozesadoreak memoria serializazio-unitate bat erabiltzen du, memoria unitate paraleloekin interfazean jartzen duena. Arkitektura prototipatu egin da goitik behera potentzia baxuko diseinuaren metodologia erabiliz. Errendimenduaren azterketak erakusten du prozesadore hau objektuetan oinarritutako lineako bideo aplikazioetan erabil daitekeela, hala nola MPEG-4 eta VRML.
Wael Badawy eta Magdy Bayoumi, “Algoritmoetan oinarritutako potentzia baxuko VLSI arkitektura 2d-sareko bideo objektuen mugimenduaren jarraipena egiteko,” IEEE Transaction on Circuits and Systems for Video Technology for, Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da. 12, Ez. 4, Apirila 2002, Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da. 227-237
Oinarritutako algoritmo afina eta SIMD arkitektura bit-tasa baxuko aplikazioekin bideo-konpresioarako
Artikulu honek afinan oinarritutako algoritmo eta SIMD arkitektura berri bat aurkezten du bideo-konpresioaren bit-tasa baxuko aplikazioekin. Proposatutako algoritmoa sarean oinarritutako mugimenduaren estimaziorako erabiltzen da eta sarean oinarritutako karratu-lotura algoritmoa du izena. (MB-SMA). MB-SMA bat datorren algoritmo hexagonalaren bertsio sinplifikatua da [1]. Algoritmo honetan, angelu angeluzuzeneko sare triangeluarra urtean aurkeztutako biderketa askeko algoritmo bati etekina ateratzeko erabiltzen da [2] parametro afinak kalkulatzeko. Proposatutako algoritmoak konputazio-kostu txikiagoa du bat etortze-algoritmo hexagonalak baino ia seinale-zarata erlazio gailur berdina sortzen duen bitartean. (PSNR) balioak. MB-SMA-k normalean erabiltzen diren mugimenduen estimazio algoritmoak gainditzen ditu kostu konputazionalari dagokionez., eraginkortasuna eta bideoaren kalitatea (hau da., PSNR). MB-SMA SIMD arkitektura baten bidez inplementatzen da, zeinetan prozesatzeko elementu ugari txertatu diren SRAM blokeekin, barne memoriako banda zabalera handia erabiltzeko.. Proposatutako arkitekturaren beharrak 26.9 ms CIF bideo fotograma bat prozesatzeko. Horregatik, prozesatu dezake 37 CIF fotograma/k. Proposatutako arkitektura Taiwan Semiconductor Manufacturing Company erabiliz prototipatu da (TSMC) 0.18-μm CMOS teknologia eta txertatutako SRAMak Virage Logic memoria konpilatzailea erabiliz sortu dira.
Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da:
Bideo Teknologiarako Zirkuitu eta Sistemak, IEEE Transakzioak aktibatuta (Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da:16 , Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da: 4 )
- Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da(Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da):
- 457 – 471
- Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da :
- 1051-8215
- Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da:
- 8891917
- Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da:
- 10.1109/TCSVT.2006.872780
- Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da :
- Apirila 2006
- Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da :
- 01 Maiatza 2006
- Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da :
- Apirila 2006
- Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da :
- IEEE Zirkuitu eta Sistemen Elkartea
- Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da:
- IEEE
Itzuli zerrenda oso batera Peer-Reviewed Journal Papers
Mohammed Sayed , badawy@waelbadawy.com, “Oinarritutako algoritmo afina eta SIMD arkitektura bit-tasa baxuko aplikazioekin bideo-konpresioarako“, IEEE Transactions on Circuits and Systems Video Technology for, Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da. 16, Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da 4, Lehenengoa memoria blokeak erabiltzen dituen erreferentziazko arkitektura bat da eta bigarrena memoriarik gabeko arkitektura bat da. 457-471, Apirila 2006. Abstraktua