Étiquette: correspondance d'images
Architecture VLSI basse consommation basée sur un algorithme pour le suivi de mouvement d'objets vidéo à maillage 2D
La nouvelle architecture VLSI pour objet vidéo (VO) le suivi de mouvement utilise une nouvelle topologie de maillage structuré adaptatif hiérarchique. Le maillage structuré offre une réduction significative du nombre de bits qui décrivent la topologie du maillage. Le mouvement des nœuds du maillage représente la déformation du VO. La compensation de mouvement est effectuée à l'aide d'un algorithme sans multiplication pour la transformation affine, réduisant considérablement la complexité de l'architecture du décodeur. Pipeliner l'unité affine contribue à une économie d'énergie considérable. L'architecture de suivi de mouvement VO est basée sur un nouvel algorithme. Il se compose de deux parties principales: une unité d'estimation de mouvement d'objet vidéo (VOM) et une unité de compensation de mouvement d'objet vidéo (VOMC). Le VOME traite deux trames conséquentes pour générer un maillage structuré adaptatif hiérarchique et les vecteurs de mouvement des nœuds du maillage. Il implémente des unités d'estimation de mouvement d'adaptation de blocs parallèles pour optimiser la latence. Le VOMC traite un référentiel, nœuds de maillage et vecteurs de mouvement pour prédire une image vidéo. Il implémente des threads parallèles dans lesquels chaque thread implémente une chaîne en pipeline d'unités affines évolutives. Cet algorithme de compensation de mouvement permet l'utilisation d'une simple unité de déformation pour cartographier une structure hiérarchique. L'unité affine déforme indépendamment la texture d'un patch à n'importe quel niveau de maillage hiérarchique. Le processeur utilise une unité de sérialisation de mémoire, qui relie la mémoire aux unités parallèles. L'architecture a été prototypée à l'aide d'une méthodologie de conception descendante à faible consommation d'énergie. L'analyse des performances montre que ce processeur peut être utilisé dans des applications vidéo basées sur des objets en ligne telles que MPEG-4 et VRML
Wael Badawy et Magdy Bayoumi, "Architecture VLSI basse consommation basée sur un algorithme pour le suivi de mouvement d'objets vidéo à maillage 2D,” La transaction IEEE sur les circuits et systèmes pour la technologie vidéo, Volume. 12, Non. 4, Avril 2002, pp. 227-237
Un algorithme basé sur Affine et une architecture SIMD pour la compression vidéo avec des applications à faible débit binaire
Cet article présente un nouvel algorithme affine et une architecture SIMD pour la compression vidéo avec des applications à faible débit. L'algorithme proposé est utilisé pour l'estimation de mouvement basée sur le maillage et il est nommé algorithme d'appariement carré basé sur le maillage. (MB-SMA). Le MB-SMA est une version simplifiée de l'algorithme d'appariement hexagonal [1]. Dans cet algorithme, un maillage triangulaire rectangle est utilisé pour bénéficier d'un algorithme sans multiplication présenté dans [2] pour le calcul des paramètres affines. L'algorithme proposé a un coût de calcul inférieur à celui de l'algorithme d'appariement hexagonal alors qu'il produit presque le même rapport signal/bruit de crête (PSNR) valeurs. Le MB-SMA surpasse les algorithmes d'estimation de mouvement couramment utilisés en termes de coût de calcul, efficacité et qualité vidéo (c'est à dire., PSNR). Le MB-SMA est implémenté à l'aide d'une architecture SIMD dans laquelle un grand nombre d'éléments de traitement ont été intégrés avec des blocs SRAM pour utiliser la large bande passante de la mémoire interne.. L'architecture proposée nécessite 26.9 ms pour traiter une image vidéo CIF. Par conséquent, il peut traiter 37 Trames/s CIF. L'architecture proposée a été prototypée à l'aide de Taiwan Semiconductor Manufacturing Company (TSMC) 0.18-La technologie CMOS μm et les SRAM embarquées ont été générées à l'aide du compilateur de mémoire Virage Logic.
Publié dans:
Circuits et systèmes pour la technologie vidéo, Transactions IEEE sur (Le volume:16 , Publier: 4 )
- Page(s):
- 457 – 471
- ISSN :
- 1051-8215
- Numéro d'accession INSPEC:
- 8891917
- EST CE QUE JE:
- 10.1109/TCSVT.2006.872780
- Date de publication :
- Avril 2006
- Date de la version actuelle :
- 01 Mai 2006
- Date d'émission :
- Avril 2006
- Sponsorisé par :
- Société des circuits et systèmes IEEE
- Éditeur:
- IEEE
Retour à une liste complète de Articles de journaux évalués par des pairs
Mohamed Sayed , Wael Badawy, “Un algorithme basé sur Affine et une architecture SIMD pour la compression vidéo avec des applications à faible débit binaire“, Transactions IEEE sur les circuits et les systèmes pour la technologie vidéo, Volume. 16, Publier 4, pp. 457-471, Avril 2006. Résumé