Menandai: pencocokan gambar
Arsitektur VLSI Daya Rendah Berbasis Algoritma Untuk Pelacakan Gerakan Objek Video 2d-Mesh
Arsitektur VLSI baru untuk objek video (VO) pelacakan gerak menggunakan topologi mesh terstruktur adaptif hierarkis baru. Mesh terstruktur menawarkan pengurangan yang signifikan dalam jumlah bit yang menggambarkan topologi mesh. Gerakan node mesh mewakili deformasi VO. Kompensasi gerak dilakukan menggunakan algoritme bebas perkalian untuk transformasi affine, secara signifikan mengurangi kompleksitas arsitektur decoder. Pipelining unit affine memberikan kontribusi penghematan daya yang cukup besar. Arsitektur pelacakan gerak VO didasarkan pada algoritme baru. Ini terdiri dari dua bagian utama: unit estimasi gerak objek video (VOME) dan unit kompensasi gerak objek video (VOMC). VOME memproses dua frame konsekuen untuk menghasilkan mesh terstruktur adaptif hierarkis dan vektor gerakan node mesh. Ini mengimplementasikan unit estimasi gerakan pencocokan blok paralel untuk mengoptimalkan latensi. VOMC memproses kerangka referensi, node mesh dan vektor gerakan untuk memprediksi bingkai video. Ini mengimplementasikan utas paralel di mana setiap utas mengimplementasikan rantai pipa unit affine yang dapat diskalakan. Algoritma kompensasi gerak ini memungkinkan penggunaan satu unit warping sederhana untuk memetakan struktur hierarkis. Unit affine membengkokkan tekstur tambalan pada setiap tingkat jaring hierarkis secara independen. Prosesor menggunakan unit serialisasi memori, yang menghubungkan memori ke unit paralel. Arsitektur telah dibuat prototipe menggunakan metodologi desain daya rendah top-down. Analisis kinerja menunjukkan bahwa prosesor ini dapat digunakan dalam aplikasi video berbasis objek online seperti MPEG-4 dan VRML
Wael Badawy dan Magdy Bayoumi, “Arsitektur VLSI Daya Rendah Berbasis Algoritma Untuk Pelacakan Gerakan Objek Video 2d-Mesh,” Transaksi IEEE pada Sirkuit dan Sistem untuk Teknologi Video, Vol. 12, Tidak. 4, April 2002, hal. 227-237
Algoritma Berbasis Affine dan Arsitektur SIMD untuk Kompresi Video dengan Aplikasi Kecepatan Bit Rendah
Makalah ini menyajikan algoritma berbasis affine baru dan arsitektur SIMD untuk kompresi video dengan aplikasi bit rate rendah. Algoritma yang diusulkan digunakan untuk estimasi gerakan berbasis mesh dan diberi nama algoritma pencocokan persegi berbasis mesh (MB-SMA). MB-SMA adalah versi sederhana dari algoritma pencocokan heksagonal [1]. Dalam algoritma ini, mesh segitiga siku-siku digunakan untuk mendapatkan keuntungan dari algoritma bebas perkalian yang disajikan dalam [2] untuk menghitung parameter affine. Algoritma yang diusulkan memiliki biaya komputasi yang lebih rendah daripada algoritma pencocokan heksagonal sementara menghasilkan rasio signal-to-noise puncak yang hampir sama (PSNR) nilai-nilai. MB-SMA mengungguli algoritma estimasi gerakan yang umum digunakan dalam hal biaya komputasi, efisiensi dan kualitas video (yaitu, PSNR). MB-SMA diimplementasikan menggunakan arsitektur SIMD di mana sejumlah besar elemen pemrosesan telah disematkan dengan blok SRAM untuk memanfaatkan bandwidth memori internal yang besar.. Kebutuhan arsitektur yang diusulkan 26.9 ms untuk memproses satu bingkai video CIF. Karena itu, itu bisa memproses 37 Bingkai CIF/dtk. Arsitektur yang diusulkan telah diprototipe menggunakan Taiwan Semiconductor Manufacturing Company (TSMC) 0.18-Teknologi m CMOS dan SRAM tertanam telah dihasilkan menggunakan kompiler memori Virage Logic.
Diterbitkan di:
Sirkuit dan Sistem untuk Teknologi Video, Transaksi IEEE aktif (Volume:16 , Masalah: 4 )
- Halaman(s):
- 457 – 471
- ISSN :
- 1051-8215
- Nomor Aksesi INSPEC:
- 8891917
- DOI:
- 10.1109/TCSVT.2006.872780
- Tanggal publikasi :
- April 2006
- Tanggal Versi Saat Ini :
- 01 Rancangan undang-undang pada dasarnya dipinjam dari GDPR 2006
- Tanggal pembuatan :
- April 2006
- Disponsori oleh :
- Sirkuit IEEE dan Masyarakat Sistem
- Penerbit:
- IEEE
Kembali ke daftar lengkap Makalah Jurnal yang Ditinjau Sejawat
Muhammad Sayed , badawy@waelbadawy.com, “Algoritma Berbasis Affine dan Arsitektur SIMD untuk Kompresi Video dengan Aplikasi Kecepatan Bit Rendah“, Transaksi IEEE pada Sirkuit dan Sistem untuk Teknologi Video, Vol. 16, Masalah 4, hal. 457-471, April 2006. Abstrak