Tag: zhoda obrázkov

 
+

Architektúra VLSI s nízkou spotrebou založená na algoritme pre sledovanie pohybu video objektov s 2D sieťou

Nová architektúra VLSI pre video objekt (VO) sledovanie pohybu využíva novú hierarchickú adaptívnu štruktúrovanú topológiu siete. Štruktúrovaná sieť ponúka výrazné zníženie počtu bitov, ktoré popisujú topológiu siete. Pohyb uzlov siete predstavuje deformáciu VO. Kompenzácia pohybu sa vykonáva pomocou algoritmu bez násobenia pre afinnú transformáciu, výrazne znižuje zložitosť architektúry dekodéra. Potrubie afinnej jednotky prispieva k značnej úspore energie. Architektúra sledovania pohybu VO je založená na novom algoritme. Skladá sa z dvoch hlavných častí: jednotka na odhad pohybu video objektu (VOME) a jednotku na kompenzáciu pohybu video objektu (VOMC). VOME spracováva dva po sebe nasledujúce snímky, aby vygenerovala hierarchickú adaptívnu štruktúrovanú sieť a vektory pohybu uzlov siete.. Implementuje paralelné blokové jednotky odhadu pohybu na optimalizáciu latencie. VOMC spracováva referenčný rámec, uzly siete a vektory pohybu na predpovedanie snímky videa. Implementuje paralelné vlákna, v ktorých každé vlákno implementuje zreťazený reťazec škálovateľných afinných jednotiek. Tento pohybový kompenzačný algoritmus umožňuje použitie jednej jednoduchej deformačnej jednotky na mapovanie hierarchickej štruktúry. Afinná jednotka nezávisle deformuje textúru záplaty na akejkoľvek úrovni hierarchickej siete. Procesor využíva jednotku serializácie pamäte, ktorý spája pamäť s paralelnými jednotkami. Architektúra bola prototypovaná s použitím metodiky návrhu zhora nadol s nízkou spotrebou energie. Analýza výkonu ukazuje, že tento procesor možno použiť v online objektových video aplikáciách, ako sú MPEG-4 a VRML

Wael Badawy a Magdy Bayoumi, “Architektúra VLSI s nízkou spotrebou založená na algoritme pre sledovanie pohybu video objektov s 2D sieťou,IEEE Transaction on Circuits and Systems for Video Technology, Vol. 12, Nie. 4, apríla 2002, pp. 227-237

+

Afinný algoritmus a architektúra SIMD pre kompresiu videa s aplikáciami s nízkou bitovou rýchlosťou

Tento článok predstavuje nový algoritmus založený na afine a architektúru SIMD pre kompresiu videa s aplikáciami s nízkou bitovou rýchlosťou. Navrhovaný algoritmus sa používa na odhad pohybu na báze siete a nazýva sa algoritmus porovnania štvorcov na báze siete. (MB-SMA). MB-SMA je zjednodušená verzia šesťuholníkového párovacieho algoritmu [1]. V tomto algoritme, pravouhlá trojuholníková sieť sa používa na úžitok z algoritmu bez násobenia uvedeného v [2] na výpočet afinných parametrov. Navrhovaný algoritmus má nižšie výpočtové náklady ako hexagonálny párovací algoritmus, pričom vytvára takmer rovnaký špičkový pomer signálu k šumu (PSNR) hodnoty. MB-SMA prekonáva bežne používané algoritmy odhadu pohybu z hľadiska výpočtových nákladov, efektívnosť a kvalitu videa (t.j., PSNR). MB-SMA je implementovaný pomocou architektúry SIMD, v ktorej je veľké množstvo procesných prvkov zabudovaných do blokov SRAM, aby sa využila veľká šírka pásma vnútornej pamäte.. Navrhovaná architektúra potrebuje 26.9 ms na spracovanie jednej snímky videa CIF. Preto, dokáže spracovať 37 CIF snímky/s. Navrhovaná architektúra bola prototypovaná pomocou Taiwan Semiconductor Manufacturing Company (TSMC) 0.18-Technológia μm CMOS a vstavané pamäte SRAM boli vygenerované pomocou kompilátora pamäte Virage Logic.

Vydaný v:

Obvody a systémy pre videotechnológiu, Transakcie IEEE sú zapnuté (Objem:16 , Problém: 4 )

Späť na úplný zoznam Peer-Reviewed Journal Papers

Mohamed Sayed , Wael Badawy, “Afinný algoritmus a architektúra SIMD pre kompresiu videa s aplikáciami s nízkou bitovou rýchlosťou“, IEEE transakcie na obvodoch a systémoch pre video technológiu, Vol. 16, Problém 4, pp. 457-471, apríla 2006. Abstraktné