Tag: cocog gambar
Arsitéktur VLSI Daya Lemah Berbasis Algoritma Pikeun Pelacak Gerak Objék Video 2d-Mesh
Arsitéktur VLSI anyar pikeun obyék video (VO) tracking gerak ngagunakeun novél hirarki adaptif terstruktur topologi bolong. Bolong terstruktur nawiskeun pangurangan anu signifikan dina jumlah bit anu ngajelaskeun topologi bolong. Gerak titik bolong ngagambarkeun deformasi VO. Santunan gerak dipigawé maké algoritma multiplication-gratis pikeun transformasi affine, nyata ngurangan pajeulitna arsitéktur decoder. Pipelining unit affine nyumbangkeun hemat daya considerable. Arsitéktur VO motion-tracking dumasar kana algoritma anyar. Ieu diwangun ku dua bagian utama: Unit estimasi gerak obyék video (VOME) jeung Unit gerak-kompensasi obyék video (VOMC). VOME ngolah dua pigura konsékuen pikeun ngahasilkeun bolong terstruktur adaptif hierarkis sareng véktor gerak tina titik bolong.. Éta ngalaksanakeun unit estimasi gerak paralel anu cocog pikeun ngaoptimalkeun latency. VOMC ngolah pigura rujukan, titik bolong sareng vektor gerak pikeun ngaduga pigura pidéo. Éta ngalaksanakeun benang paralel dimana unggal benang ngalaksanakeun ranté pipa tina unit affine anu tiasa diskalakeun.. Algoritma motion-compensation ieu ngamungkinkeun pamakéan hiji unit warping basajan pikeun peta struktur hirarki. Unit affine warps tékstur patch dina sagala tingkat bolong hirarki sacara mandiri. processor ngagunakeun Unit serialization memori, nu interfaces mémori ka unit paralel. Arsitékturna parantos prototipe ngagunakeun metodologi desain kakuatan rendah luhur-handap. Analisis kinerja nunjukkeun yén prosésor ieu tiasa dianggo dina aplikasi vidéo dumasar-obyek online sapertos MPEG-4 sareng VRML
Wael Badawy jeung Magdy Bayoumi, “Arsitéktur VLSI Daya Lemah Berbasis Algoritma Pikeun Pelacak Gerak Objék Video 2d-Mesh,Transaksi IEEE dina Sirkuit sareng Sistem pikeun Téhnologi Video, Vol. 12, No. 4, April 2002, pp. 227-237
Algoritma Berbasis Affine sareng Arsitéktur SIMD pikeun Komprési Pidéo sareng Aplikasi Bit-rate Rendah
Tulisan ieu nampilkeun algoritma dumasar-affine sareng arsitéktur SIMD énggal pikeun komprési pidéo sareng aplikasi laju bit anu rendah. Algoritma anu diusulkeun dianggo pikeun estimasi gerak dumasar bolong sareng dingaranan algoritma cocog kuadrat dumasar bolong. (MB-SMA). MB-SMA mangrupikeun versi saderhana tina algoritma cocog héksagonal [1]. Dina algoritma ieu, bolong segitiga sudut katuhu dipaké pikeun kauntungan tina algoritma multiplication bébas dibere dina [2] pikeun ngitung parameter affine. Algoritma anu diusulkeun gaduh biaya komputasi anu langkung handap tibatan algoritma cocog héksagonal bari ngahasilkeun rasio sinyal-ka-noise anu ampir sami. (PSNR) nilai-nilai. MB-SMA ngaleuwihan algoritma estimasi gerak anu biasa dianggo dina hal biaya komputasi, efisiensi sareng kualitas pidéo (i.e., PSNR). MB-SMA dilaksanakeun nganggo arsitéktur SIMD dimana sajumlah ageung elemen pangolahan parantos dipasang sareng blok SRAM pikeun ngamangpaatkeun bandwidth mémori internal anu ageung.. Pangabutuh arsitéktur anu diusulkeun 26.9 ms pikeun ngolah hiji pigura video CIF. Ku kituna, eta bisa ngolah 37 pigura CIF / s. Arsitéktur anu diusulkeun parantos prototipe nganggo Perusahaan Pabrikan Semikonduktor Taiwan (TSMC) 0.18-Téknologi μm CMOS sareng SRAM anu dipasang parantos didamel nganggo kompiler mémori Virage Logic.
Diterbitkeun dina:
Sirkuit jeung Systems pikeun Téhnologi Video, Transaksi IEEE on (Jilid:16 , Masalah: 4 )
- Kaca(s):
- 457 – 471
- ISSN :
- 1051-8215
- Nomer aksés INSPEC:
- 8891917
- DOI:
- 10.1109/TCSVT.2006.872780
- Tanggal Publikasi :
- April 2006
- Tanggal Vérsi Ayeuna :
- 01 Méi 2006
- Tanggal panerbitan :
- April 2006
- Disponsoran ku :
- Sirkuit IEEE sarta Sistem Society
- pamedal:
- IEEE
Deui ka daptar lengkep ngeunaan Peer-Reviewed Journal Papers
Muhammad Sayed , Wael Badawy, “Algoritma Berbasis Affine sareng Arsitéktur SIMD pikeun Komprési Pidéo sareng Aplikasi Bit-rate Rendah“, Transaksi IEEE dina Sirkuit sareng Sistem pikeun Téhnologi Video, Vol. 16, Masalah 4, pp. 457-471, April 2006. Abstrak