Тег: відповідність зображення
Архітектура VLSI з низьким енергоспоживанням на основі алгоритму для відстеження руху відеооб’єктів 2d-Mesh
Нова архітектура VLSI для відеооб'єкта (VO) відстеження руху використовує нову ієрархічну адаптивну топологію структурованої сітки. Структурована сітка забезпечує значне зменшення кількості бітів, які описують топологію сітки. Рух вузлів сітки являє собою деформацію ВО. Компенсація руху виконується за допомогою алгоритму афінного перетворення без множення, значно зменшуючи складність архітектури декодера. Конвеєрне підключення афінного блоку сприяє значному енергозбереженню. Архітектура відстеження руху VO базується на новому алгоритмі. Він складається з двох основних частин: блок оцінки руху відеооб'єкта (ВОМЕ) і блок компенсації руху відеооб'єкта (VOMC). VOME обробляє два послідовних кадри для створення ієрархічної адаптивної структурованої сітки та векторів руху вузлів сітки. Він реалізує блоки оцінки руху паралельного блоку для оптимізації затримки. VOMC обробляє опорний кадр, вузли сітки та вектори руху для прогнозування відеокадру. Він реалізує паралельні потоки, в яких кожен потік реалізує конвеєрний ланцюжок масштабованих афінних одиниць. Цей алгоритм компенсації руху дозволяє використовувати один простий блок викривлення для відображення ієрархічної структури. Афінний блок незалежно деформує текстуру патча на будь-якому рівні ієрархічної сітки. Процесор використовує блок серіалізації пам'яті, який зв'язує пам'ять з паралельними блоками. Прототип архітектури було створено з використанням низхідної методології проектування з низьким енергоспоживанням. Аналіз продуктивності показує, що цей процесор можна використовувати в онлайнових об’єктних відеододатках, таких як MPEG-4 і VRML
Ваель Бадаві та Магді Баюмі, «Архітектура VLSI з низьким енергоспоживанням на основі алгоритму для відстеження руху відеооб’єктів 2d-Mesh,” IEEE Transaction on Circuits and Systems for Video Technology, том. 12, Ні. 4, квітень 2002, pp. 227-237
Афінний алгоритм і архітектура SIMD для стиснення відео з додатками з низькою швидкістю передачі даних
У цьому документі представлено новий афінний алгоритм і архітектуру SIMD для стиснення відео з додатками з низькою швидкістю передачі даних.. Запропонований алгоритм використовується для оцінки руху на основі сітки та називається алгоритмом квадратичного зіставлення на основі сітки (МБ-СМА). MB-SMA є спрощеною версією гексагонального алгоритму відповідності [1]. У цьому алгоритмі, прямокутна трикутна сітка використовується, щоб скористатися перевагами алгоритму без множення, представленого в [2] для обчислення афінних параметрів. Запропонований алгоритм має нижчу обчислювальну вартість, ніж алгоритм гексагонального узгодження, в той час як він створює майже таке ж пікове співвідношення сигнал/шум (PSNR) значення. MB-SMA перевершує зазвичай використовувані алгоритми оцінки руху з точки зору обчислювальних витрат, ефективність і якість відео (тобто, PSNR). MB-SMA реалізовано з використанням архітектури SIMD, у якій велика кількість елементів обробки вбудована в блоки SRAM для використання великої пропускної здатності внутрішньої пам’яті.. Запропонована архітектура потреб 26.9 мс для обробки одного відеокадру CIF. тому, він може обробляти 37 Кадри CIF/s. Пропонована архітектура була створена за допомогою Тайваньської виробничої компанії Semiconductor Manufacturing Company (TSMC) 0.18-Технологія CMOS μm і вбудовані SRAM були згенеровані за допомогою компілятора пам’яті Virage Logic.
Опубліковано в:
Схеми та системи для відеотехніки, IEEE Transactions on (Обсяг:16 , Проблема: 4 )
- Сторінка(с):
- 457 – 471
- ISSN :
- 1051-8215
- Номер доступу INSPEC:
- 8891917
- DOI:
- 10.1109/TCSVT.2006.872780
- Дата публікації :
- квітень 2006
- Дата поточної версії :
- 01 Може 2006
- Дата випуску :
- квітень 2006
- Спонсорований :
- IEEE Circuits and Systems Society
- Видавець:
- IEEE
Повернутися до повного списку Рецензовані журнальні статті
Мохаммед Саїд , Ваель Бадаві, “Афінний алгоритм і архітектура SIMD для стиснення відео з додатками з низькою швидкістю передачі даних“, Транзакції IEEE щодо схем і систем для відеотехнологій, том. 16, Проблема 4, pp. 457-471, квітень 2006. Анотація